Samsung Electronics le fera plus tard ce mois-ci, après les vacances du Nouvel An lunaire (le 17 février de cette année est le premier jour du calendrier lunaire).La livraison officielle par lots de puces de mémoire à large bande passante HBM4 à NVIDIA marque la première fois que des puces HBM4 sont produites et expédiées en masse à grande échelle dans le monde entier.

Des sources du secteur montrent que Samsung Electronics a passé avec succès tous les processus de certification pour les puces NVIDIA HBM4 et que le délai de livraison correspond exactement au plan de lancement de NVIDIA pour les accélérateurs d'intelligence artificielle de nouvelle génération, y compris la plate-forme Vera Rubin.

Il est rapporté que NVIDIA envisage de présenter publiquement la plate-forme informatique d'intelligence artificielle Vera Rubin équipée de la puce Samsung HBM4 lors de la conférence GTC 2026 qui s'est tenue du 16 au 19 mars.

Le PDG de NVIDIA, Huang Renxun, a révélé lors du salon CES 2026 le mois dernier que la plate-forme Vera Rubin était pleinement entrée dans la phase de production. Cela rend également le marché plein d'attentes pour le lancement officiel de la plate-forme au second semestre 2026, et la livraison dans les délais du Samsung HBM4 jettera les bases clés d'une mise en œuvre fluide.

Il est rapporté que les performances de la puce HBM4 produite par Samsung dépassent cette fois largement les normes actuelles de l'industrie. En termes de technologie, la puce de l'unité DRAM utilise le processus 1c (c'est-à-dire la technologie DRAM de niveau 10 nm de sixième génération) et la puce de substrat utilise le processus de fonderie 4 nm. Cette combinaison favorise directement l’amélioration des performances de la puce HBM4.

Plus précisément, la vitesse de traitement des données du Samsung HBM4 peut atteindre 11,7 Gbit/s, soit environ 37 % de plus que les 8 Gbit/s fixés par l'organisation de normalisation de l'industrie JEDEC, et également 22 % de plus que les 9,6 Gbit/s du HBM3E de génération précédente ; la bande passante de stockage à pile unique atteint 3 To/s, soit 2,4 fois celle de la génération précédente.

La puce peut fournir une capacité de 36 Go en utilisant la technologie d’empilement à 12 couches. Après la mise à niveau future vers un empilage à 16 couches, la capacité peut être encore étendue à 48 Go.

En termes simples, HBM (High Bandwidth Memory) est une puce mémoire haut de gamme conçue spécifiquement pour les accélérateurs d'IA et les équipements informatiques hautes performances. Sa fonction principale est de briser le goulot d'étranglement de la bande passante mémoire causé par l'augmentation de la puissance de calcul. Il s’agit également d’un outil essentiel dans des domaines de pointe tels que la formation sur grands modèles d’IA et la conduite autonome.

La demande mondiale actuelle en puissance de calcul de l’IA continue d’exploser, et la demande du marché HBM croît également rapidement. La production de masse à grande échelle de puces HBM4 favorisera non seulement la mise à niveau itérative de la technologie de stockage mondiale, mais fournira également un soutien solide à l'avancée en termes de performances de la plate-forme informatique d'IA de nouvelle génération.