Le fournisseur IP de stockage et d'interface Rambus a annoncé le lancement d'une nouvelle solution de chipset de module de mémoire client DDR5 9600, qui augmente le débit natif de la mémoire DDR5 jusqu'à 9600 MT/s grâce à la puce de pilote d'horloge client de deuxième génération (Gen2 CKD02), offrant une prise en charge de bande passante plus élevée pour le prochain Intel Nova Lake et la plate-forme Ryzen de nouvelle génération d'AMD basée sur l'architecture Zen 6, ciblant la demande croissante de performances de mémoire de la nouvelle génération de PC IA.
L'article souligne que, alors que les terminaux de bureau et mobiles inaugureront des plates-formes de processeur de nouvelle génération telles qu'Intel Nova Lake et AMD Zen 6 plus tard cette année, l'industrie se prépare activement pour la prochaine série de mises à niveau des PC IA, et les fabricants de mémoire accélèrent également la promotion de solutions à large bande passante et haute capacité pour répondre aux besoins croissants en bande passante et en capacité. Le chipset DDR5 9600 lancé par Rambus pour les plateformes client est orienté vers les futurs modules CUDIMM, CQDIMM et CSODIMM hautes performances et prend en charge la mémoire DDR5 cadencée dans la plage de 8 000 à 9 600 MT/s.
Le dernier chipset client Rambus DDR5 9600 se compose principalement de trois parties : la première est le pilote d'horloge client Gen2 (CKD02), qui est responsable du resynchronisation, du conditionnement et de la distribution du signal d'horloge du processeur et de sa transmission à chaque DRAM sur le DIMM ; la seconde est la puce de gestion de l'alimentation PMIC5120, qui est utilisée pour convertir efficacement la tension du système en tension de fonctionnement requise par la DRAM et d'autres dispositifs actifs sur le module ; le troisième est que le SPD Hub est utilisé pour fournir des capacités de communication pour l'identification du module, les informations de configuration et les données de télémétrie.
Rambus a déclaré dans un communiqué de presse qu'avec l'essor de « l'IA agent », les PC assument le rôle de planification, d'exécution et d'ajustement en temps réel des flux de travail. Les charges de travail associées nécessitent une conservation du contexte à long terme, un traitement parallèle multitâche et un transfert de données continu entre le processeur et la mémoire système, ce qui impose des exigences considérablement plus élevées en matière de bande passante et de capacité de mémoire. Cependant, l’augmentation du taux DDR5 à partir de 6 400 MT/s entraînera une série de défis techniques tels que l’atténuation du signal, la gigue de l’horloge et l’instabilité du timing. Par conséquent, l'industrie accélère la transition vers des « modules de mémoire cadencés » avec des pilotes d'horloge sur puce, notamment des CUDIMM pour les ordinateurs de bureau, des CQDIMM et des CSODIMM pour les ordinateurs portables. Des pilotes d'horloge client sont intégrés sur les modules pour améliorer la qualité du signal et garantir un fonctionnement haute fréquence.
Selon Rambus, le nouveau chipset client DDR5 9600 fournit une solution complète pour ces modules DDR5 cadencés, ciblant la future génération de conceptions de systèmes hautes performances telles que les PC, ordinateurs portables et postes de travail IA. En résolvant des problèmes tels que l'intégrité du signal, la transmission de puissance et la coordination du système au niveau des modules, cette solution contribue à simplifier la complexité des fabricants de machines dans la conception et le déploiement de modules de mémoire hautes performances et accélère la mise en œuvre de nouvelles plates-formes dans le domaine DDR5 haute fréquence.