Résumé :
NVIDIA a récemment annoncé la technologie de mémoire personnalisée à large bande passante NVHBM (NVIDIA High Bandwidth Memory). Contrairement aux solutions HBM traditionnelles qui intègrent des contrôleurs de mémoire sur des puces informatiques, NVHBM intègre les fonctions associées dans la puce de base de la pile HBM 3D. Nvidia prévoit d'adopter cette technologie dans les futurs GPU et de l'étendre aux clients XPU tiers via NVLink Fusion.
L'architecture HBM traditionnelle déploie généralement des contrôleurs de mémoire sur la puce informatique, occupant ainsi une zone de silicium précieuse qui pourrait autrement être utilisée pour les unités informatiques. NVHBM vise à améliorer simultanément la bande passante, l'efficacité énergétique et la surface disponible de la puce informatique en déplaçant le contrôleur à l'intérieur de la pile HBM. Selon les données fournies par NVIDIA, par rapport au standard HBM4E, le NVHBM peut atteindre jusqu'à 30 % d'augmentation de la bande passante mémoire, 15 % de réduction de la consommation électrique du HBM et permettre à la puce de calcul du processeur d'obtenir jusqu'à 25 % de surface disponible supplémentaire.
Les économies de surface proviennent principalement de l'interface de mémoire physique repensée. Le HBM standard utilise des connexions d'interface plus larges, ce qui élargira l'espace d'emballage ; Le PHY personnalisé de NVHBM peut réduire la zone d'E/S jusqu'à 67 % par rapport au JEDEC HBM4E. Des interfaces plus étroites simplifient également le routage des interposeurs, libérant jusqu'à 80 % d'espace silicium disponible supplémentaire dans la configuration globale. NVIDIA souligne que l'empreinte PHY réduite signifie des contraintes de routage réduites sur l'interposeur, ce qui est particulièrement important pour intégrer plusieurs ensembles de piles HBM à côté de grandes puces informatiques.
En termes de consommation d'énergie, la réduction de 15 % de la consommation électrique du HBM est non seulement significative en termes d'amélioration de l'efficacité, mais libère également une plus grande marge de dissipation thermique pour les puces informatiques. Cet avantage est particulièrement crucial pour les déploiements à l'échelle de l'entreprise et les centres de données : lorsque des milliers d'unités de calcul fonctionnent simultanément dans des centaines de racks, les améliorations de l'efficacité énergétique des composants individuels sont considérablement amplifiées. NVIDIA prend comme exemple un centre de données avec un XPU de 2 000 W et une puissance totale de 1 GW. La marge de puissance économisée peut théoriquement prendre en charge le déploiement de jusqu'à 15 000 XPU supplémentaires.
Il convient de mentionner que Samsung a récemment lancé un nouveau produit dans Hot Chips. Il a été confirmé lors de la conférence de 2026 que HBM4E se prépare à expédier un débit à broche unique de 16 Gbit/s, ce qui constitue une nouvelle amélioration par rapport à la version actuelle à 14 Gbit/s. Le HBM4E 14 Gbit/s existant fournit 3,6 To/s de bande passante par pile via 2 048 broches, tandis que la version 16 Gbit/s peut augmenter cette valeur à 4 To/s. Si l’on y ajoute l’augmentation de bande passante de 30 % revendiquée par Nvidia, la bande passante théorique d’un seul groupe de NVHBM devrait atteindre environ 5,2 To/s.
NVIDIA a déclaré que NVHBM accepterait la vérification de plusieurs fournisseurs de mémoire afin de simplifier le processus de certification des fournisseurs pour les clients. Annapurna Labs, filiale d'Amazon, est devenue le premier partenaire à confirmer qu'elle coopérera avec NVIDIA pour promouvoir le NVHBM.
Commentaires