Le 23 avril 2026, NEO Semiconductor, un nouveau fabricant américain de technologies d'intelligence artificielle et de stockage, a officiellement annoncé que sa technologie 3D X-DRAM avait complété avec succès la preuve de concept (POC), prouvant que ce nouveau type de mémoire empilée 3D peut être fabriqué à l'aide de la ligne de production 3D NAND Flash existante, ouvrant la voie à des solutions de mémoire haute densité, faible consommation et à faible coût à l'ère de l'IA.
La technologie 3D X-DRAM complète la preuve de concept, les performances dépassent de loin les normes existantes
Selon certaines informations, cette puce de validation de principe de la technologie 3D X-DRAM a été développée par NEO Semiconductor en coopération avec l'Institut d'innovation industrielle et académique (IAIS) de l'Université Yang-Ming Chiao Tung de Taiwan, et a été enregistrée et testée au Taiwan Semiconductor Research Institute (NIAR-TSRI), un institut de recherche appliquée. La puce a passé avec succès une évaluation électrique et de fiabilité complète, confirmant la robustesse et la stabilité de son architecture mémoire.
Selon les résultats des tests de validation de principe publiés par NEO Semiconductor, la 3D X-DRAM fonctionne bien sur un certain nombre d'indicateurs clés. Les données spécifiques sont les suivantes :
Latence de lecture et d'écriture : inférieure à 10 nanosecondes (<10 ns), ce qui peut répondre aux exigences strictes de vitesse du calcul haute performance ;
Temps de conservation des données : plus de 1 seconde à une température élevée de 85°C. Ces données sont 15 fois plus longues que le temps de rétention DRAM standard de 64 millisecondes de la JEDEC (Solid State Technology Association) ;
Interférence de ligne de bits et interférence de ligne de mot : les deux dépassent 1 seconde à 85 °C, montrant une excellente capacité anti-interférence ;
Durabilité des cycles : plus de 10¹⁴ cycles de lecture et d'écriture, avec une durée de vie extrêmement élevée ;
Ce chiffre de performances signifie que la 3D X-DRAM dépasse de loin les spécifications DRAM existantes en termes de conservation des données et de durabilité tout en conservant des capacités de lecture et d'écriture à haute vitesse.
Le Dr Jack Sun, ancien directeur de la technologie de TSMC et actuel vice-président senior de l'Université Yang-Ming Jiaotong, a déclaré : « Je suis très heureux que cette étroite collaboration entre l'industrie et le monde universitaire ait vérifié la faisabilité du concept NEO 3D DRAM dans des conditions réelles de fabrication du silicium.
Jeongdong Choe, chercheur technique principal chez TechInsights, a également souligné : « Alors que la mise à l'échelle traditionnelle de la DRAM approche de ses limites, la preuve de concept basée sur le silicium de NEO représente une étape importante. Tout comme la transition vers la NAND 3D au cours de la dernière décennie, nous assistons maintenant à l'aube d'une nouvelle ère de DRAM 3D qui dépasse les limites de la mise à l'échelle traditionnelle.
Les 3D X-DRAM et X-HBM devraient remodeler le marché de la mémoire IA
NAND Flash est déjà entré dans l'ère de la 3D et le nombre de couches d'empilement augmente rapidement. Plus de 300 couches de NAND Flash sont sur le point d’être produites en série. Cela a également considérablement amélioré le rapport de capacité du Flash NAND 3D par rapport à l'ère 2D, et le coût par bit diminue également rapidement. En revanche, la DRAM est restée stagnante pendant de nombreuses années à l’ère des avions 2D, et le coût par bit a été réduit très lentement.
Alors que les technologies de mémoire de stockage comme l'Optane 3D XPoint d'Intel sont en cours de développement pour offrir des vitesses proches de la DRAM, le coût peut également être plus proche de celui de la NAND. Mais Optane a échoué parce que son coût restait élevé, car la production ne pouvait pas être augmentée rapidement et sa mémoire non volatile était trop complexe à programmer.
Bien que l’empilement de cellules DRAM soit une méthode architecturale évidente pour réduire les coûts de la DRAM et augmenter la densité des puces, elle se heurte également à de nombreux défis. Cependant, NEO Semiconductor a annoncé le lancement de la technologie 3D X-DRAM en 2023, dans l'espoir d'atteindre cet objectif.
Selon les rapports, l'idée de la technologie 3D X-DRAM est similaire à celle du 3D NAND Flash, qui augmente principalement la capacité de mémoire en augmentant le nombre de couches de pile. La première conception d'unité DRAM 3D « 1T0C » (un transistor, zéro condensateur) lancée par NEO Semiconductor en 2023 utilise une technologie de grille flottante FBC similaire à celle des puces Flash NAND 3D, mais l'ajout d'une couche de masque peut former une structure verticale, qui peut atteindre une pile de 230 couches et une capacité de cœur de 128 Go. La capacité de base actuelle de la mémoire DRAM 2D est toujours de 16 Go, soit 8 fois la capacité. Dans l’ensemble, cette conception présente un rendement élevé, un faible coût et une densité considérablement accrue.
En 2025, NEO Semiconductor a lancé les architectures 1T1C et 3T0C et a annoncé qu'elle produirait des puces de test de validation de principe en 2026, avec une densité allant jusqu'à 512 Go, ce qui fournira 10 fois la capacité des modules DRAM traditionnels actuels.
NEO Semiconductor prédit également que, sur la base de la technologie 3D X-DRAM, l'objectif de capacité de 1 To pour une seule puce mémoire pourra être atteint entre 2030 et 2035. Cela signifie qu'une seule clé USB double face peut atteindre une capacité de 2 To et que la mémoire du serveur peut atteindre une capacité unique de 4 To en utilisant 32 puces. Dans le même temps, les coûts seront également considérablement réduits.
La technologie 3D X-DRAM de NEO Semiconductor complétant cette fois la preuve de concept, cela signifie également que la technologie devrait être commercialisée avec succès.
Plus important encore, la 3D X-DRAM peut non seulement prendre en charge les exigences de charge de travail hautes performances et faible consommation pour l'IA, mais peut également être fabriquée à l'aide de processus de fabrication 3D NAND Flash et peut rapidement utiliser les lignes de production existantes pour réaliser une production de masse à grande échelle.
Andy Hsu, fondateur et PDG de NEO Semiconductor, a déclaré : « Ces résultats valident la nouvelle voie de mise à l'échelle pour la DRAM. Nous pensons que cette technologie peut atteindre une densité nettement plus élevée, un coût inférieur et une efficacité énergétique plus élevée pour l'ère de l'IA. En tirant parti des processus et des écosystèmes de fabrication 3D NAND matures, nous visons à faire de la DRAM 3D une réalité plus rapidement.
Il convient de mentionner que NEO Semiconductor, basé sur la technologie 3D X-DRAM, lancera également la première architecture de mémoire à bande passante ultra-élevée (X-HBM) au monde pour les puces IA en 2025. Cette architecture prétend être capable d'atteindre une largeur de bit ultra-élevée de 32 000 bits (32 Ko) et une capacité monocouche de 512 Go. Par rapport au HBM traditionnel, la bande passante est multipliée par 16 et la densité est multipliée par 10.
Aujourd'hui, alors que la demande en puissance de calcul de l'IA augmente de façon exponentielle, la mémoire HBM traditionnelle est également confrontée à un triple goulot d'étranglement en termes de densité, de bande passante et de consommation d'énergie. Des recherches menées par l'Académie coréenne des sciences et technologies prédisent que même le HBM8, dont le lancement est prévu vers 2040, ne peut fournir qu'un bus de 16 000 bits et une capacité de 80 Gbits par puce.
Le X-HBM de NEO a atteint un bus de 32 Ko et une capacité de 512 Go par puce, ce qui équivaut à dépasser cette prévision de performances environ 15 ans à l'avance.
A reçu un investissement du fondateur d'Acer
Les informations montrent que NEO Semiconductor est une entreprise de haute technologie pionnière de la prochaine génération d’intelligence artificielle et de technologie de stockage. Fondée en 2012 et basée à San Jose, en Californie, la société se concentre sur la redéfinition de l'architecture de la mémoire pour répondre aux demandes croissantes de l'intelligence artificielle et de l'informatique centrée sur les données.
Le fondateur et PDG de NEO Semiconductor, Andy Hsu, a travaillé dans une startup anonyme de semi-conducteurs pendant 16 ans après avoir obtenu sa maîtrise du Rensselaer Polytechnic Institute en 1995. Il a fondé NEO Semiconductor en août 2012 et est l'inventeur de plus de 120 brevets autorisés.
Les principales technologies innovantes de NEO incluent X-NAND, 3D X-AI et X-HBM, ainsi que son produit phare 3D X-DRAM, une architecture révolutionnaire qui exploite une structure de type NAND 3D pour permettre une voie évolutive vers une mémoire haute densité et économe en énergie.
Alors que la technologie 3D X-DRAM a complété avec succès la preuve de concept, NEO Semiconductor a également annoncé avoir reçu un nouveau cycle d'investissement stratégique dirigé par Stan Shih, fondateur d'Acer et ancien directeur de TSMC. Shi Zhenrong est directeur de TSMC depuis plus de 20 ans. Sa participation à cet investissement est considérée par l'industrie comme un solide soutien à la technologie et à la vision de NEO Semiconductor.
« Je suis très heureux de voir cette percée réalisée grâce à la collaboration entre l'industrie et le monde universitaire », a déclaré Zhenrong Shi. « Ce point conceptuel a été réalisé avec succès en intégrant l'innovation, une solide exécution technique et le solide écosystème de semi-conducteurs de Taiwan. La DRAM 3D de NEO devrait jouer un rôle clé dans la future architecture système. Alors que la mémoire de nouvelle génération devient de plus en plus critique pour l'informatique IA, des innovations telles que la 3D X-DRAM devraient apporter une contribution significative au développement de l'industrie mondiale de la mémoire.
NEO Semiconductor a déclaré que les fonds ont soutenu le développement réussi du POC et continueront à faire progresser la prochaine phase de l'entreprise, notamment la mise en œuvre au niveau de la baie, le développement de puces de test multicouches et une coopération plus approfondie avec les principales sociétés de mémoire pour explorer des partenariats stratégiques.
NEO Semiconductor est actuellement en discussions actives avec des partenaires industriels de l'écosystème des mémoires et des semi-conducteurs pour faire progresser cette technologie vers la commercialisation. Avec une vérification POC réussie et une participation croissante de l'industrie, la société entre dans une nouvelle phase axée sur l'avancement de la 3D X-DRAM en tant que technologie fondamentale pour les systèmes de stockage IA de nouvelle génération.