Le 28 mai, le PDG de Nvidia, Jen-Hsun Huang, a accepté des interviews avec les médias après le « dîner d'un billion de dollars » à Taipei et a exprimé son point de vue sur des sujets d'actualité tels que la concurrence dans l'industrie de l'IA et les puces auto-développées par les fournisseurs de services cloud. Interrogé sur les technologies « Tao (τ) Law » et « Logic Folding » récemment publiées par Huawei Semiconductor, Huang Renxun a déclaré sans ambages qu'il s'agissait d'une avancée technologique majeure pour Huawei, mais qu'elle ne constituait pas une menace pour TSMC.
Huang Renxun a expliqué que Huawei utilise l'empilement de puces et la technologie d'emballage 3D pour doubler le nombre de transistors, voire l'augmenter de 3 à 4 fois sans comprimer la largeur de ligne du processus semi-conducteur. Il a admis qu'il s'agit d'une très excellente voie technique, mais il a également souligné que TSMC est déployé et appliqué dans des domaines connexes depuis près de 10 ans et que son accumulation technologique est profonde et très avancée.
Il est rapporté que He Tingbo, directeur de Huawei et président du département commercial des semi-conducteurs, a officiellement publié la « loi Tao (τ) » lors du Symposium international sur les circuits et les systèmes 2026 qui s'est tenu le 25 mai. C'est la première fois qu'une entreprise chinoise propose de nouveaux principes pour diriger le développement de l'industrie dans le domaine mondial des semi-conducteurs, ce qui a immédiatement déclenché des discussions approfondies au sein de l'industrie. Cette loi construit un système d'optimisation collaborative multi-niveaux couvrant les niveaux des dispositifs, des circuits, des puces et du système. On s'attend à ce que d'ici 2031, la densité de transistors des puces haut de gamme basées sur cette loi atteigne le même niveau que le processus 1,4 nm.