3 nm, un petit obstacle pour TSMC

Le 13 septembre 2023, lors de la conférence de lancement de nouveaux produits d'Apple, la première puce 3 nm au monde A17Pro a été lancée avec la série iPhone15Pro, qui est toujours produite par le vieil ami d'Apple, TSMC. Avant la sortie de cette puce, tout le monde avait de grands espoirs. Comparé aux petits nœuds comme 4 nm, 3 nm est une autre itération de processus importante après 5 nm. En regardant l'histoire passée, chaque mise à niveau majeure du processus entraînera une autre amélioration substantielle des performances de la puce, et il devrait en être de même pour le 3 nm.

Mais un accident s'est produit. L’amélioration de cette puce A17Pro prétendument puissante n’a pas été aussi grande que tout le monde l’imaginait. Au lieu de cela, le problème de chauffage de l'iPhone15Pro a transformé Apple en « fruit du dragon ».

Alors, TSMC devrait-il être responsable de la chaleur ?

Une dissipation thermique irrésistible

Quelqu'un est bientôt venu soutenir TSMC. L'analyste de Tianfeng International, Ming-Chi Kuo, a publié aujourd'hui un article expliquant le problème de surchauffe actuel du téléphone mobile iPhone 15 Pro d'Apple et a déclaré que cela "n'a rien à voir avec le processus 3 nm de TSMC".

Ming-Chi Kuo a déclaré que le problème de surchauffe de la série iPhone 15 Pro n'a rien à voir avec le processus 3 nm de TSMC. Cela est probablement principalement dû au compromis dans la conception du système de dissipation thermique pour le rendre plus léger, comme une zone de dissipation thermique plus petite et l'utilisation d'un alliage de titane qui affecte l'effet de dissipation thermique.

Bien sûr, il n’y a rien de mal à cela. Selon le démontage actuel, l'iPhone 15 Pro utilise toujours une carte mère double couche, avec une puce ROM à l'arrière et une puce bande de base à l'avant. Ce sont toutes des puces qui génèrent beaucoup de chaleur. Les assembler, c'est comme laisser l'A17 Pro rester à côté d'un feu de camp. Si la charge est importante, le feu deviendra plus grand. Non seulement le processeur fonctionnera à une fréquence réduite, mais l’utilisateur ressentira bientôt la chaleur du téléphone.

De plus, le cadre en alliage de titane qu'Apple vante depuis longtemps lors de cette conférence de presse exacerbe en fait le problème de la mauvaise dissipation thermique de l'iPhone. La conductivité thermique du titane est λ = 15,24 W/(m.K), soit environ 1/4 de nickel, 1/5 de fer et 1/14 d'aluminium. La conductivité thermique de cet alliage de titane est environ 50 % inférieure à celle du titane pur. Cela signifie que bien que l'iPhone 15 Pro soit plus léger, la dissipation thermique n'est pas aussi bonne que le cadre en alliage d'aluminium de l'iPhone 15 et le cadre en acier inoxydable de l'iPhone 14 Pro.

Cependant, les propos de Ming-Chi Kuo ne sont pas exhaustifs. Selon les tests nationaux de Geek Bay, la durée de vie de la batterie de l'iPhone 15 Pro et de l'iPhone 15 Pro Max a régressé par rapport à la génération précédente, diminuant d'environ plusieurs dizaines de minutes. En raison d'une légère augmentation de la capacité de la batterie, la durée de vie de la batterie a été raccourcie. Outre la planification des performances du processeur lui-même, le problème peut encore résider dans l'efficacité énergétique de l'A17 Pro lui-même.

Selon le démontage de la puce de Techinsights, par rapport à l'A16, la surface de chaque cœur de performance et d'efficacité de l'A17Pro est réduite de 20 %, la surface de chaque cœur de GPU est augmentée de 5 % et la surface globale du cœur de GPU est augmentée de 20 %. En raison des progrès de la technologie des processus, la surface globale de la puce A17Pro a légèrement diminué, mais le nombre de transistors a atteint un nouveau sommet de 19 milliards, soit une augmentation de près de 20 % par rapport aux 16 milliards de transistors de la génération précédente. La capacité de réaliser une mise à niveau d'une telle envergure est indispensable au processus 3 nm de TSMC.

Cependant, selon l’annonce officielle d’Apple, les performances globales du processeur de l’A17Pro ne sont qu’environ 10 % supérieures à celles de la génération précédente. L'amélioration de 20 % du GPU est en grande partie due au passage de 5 cœurs à 6 cœurs. Seul le NPU présente la plus grande amélioration. La puissance de calcul est passée de 17TOPS à 35TOPS. Il n’est pas difficile de deviner que son ampleur réelle est devenue beaucoup plus grande. De plus, l'ajout du nouveau contrôleur USB3, ce sont les principaux points de mise à niveau de l'A17Pro, et il n'a pas réalisé le saut significatif attendu par beaucoup de gens.

Lorsque l'A17Pro a perdu son halo mythique, le 3 nm de TSMC a également été remis en question.

FinFET est épuisé

Pourquoi TSMC, qui fonctionnait encore sans problème à 4 nm, s'est-il retourné lorsqu'il s'agissait de 3 nm ?

À 5 nm, TSMC et Samsung utilisent la technologie FinFET (Fin Field Effect Transistor) pour contrôler le courant circulant dans le transistor. Cette technologie peut contrôler le passage des électrons depuis « trois côtés » (comme indiqué ci-dessous). Si les électrons ne sont pas bien contrôlés et circulent, cela provoquera des fuites, ce qui augmentera la température du téléphone.

Afin de mieux contrôler le courant, les deux géants des semi-conducteurs ont développé une technologie permettant de contrôler le passage des électrons de "tous les côtés", appelée GAA (Gate-All-Around), pour éviter davantage les fuites. Cependant, au niveau du nœud 3 nm, TSMC a choisi de continuer à utiliser le processus FinFET et n'a converti en GAA qu'en 2 nm. Samsung a été le premier à introduire le GAA à 3 nm. Bien qu’il n’ait pas encore été produit en masse, il devrait offrir une consommation d’énergie et une densité supérieures à celles du FinFET.

En 2011, Intel a appliqué pour la première fois la technologie FinFET 22 nm à son processeur à microarchitecture IvyBridge. En 2014, TSMC et Samsung ont introduit pour la première fois la technologie FinFET dans le processus 16/14 nm. Au cours des années suivantes, FinFET est devenu une technologie populaire pour de nombreuses usines de plaquettes. Les processus planaires traditionnels ne pouvaient pas répondre aux besoins des processus avancés et la loi de Moore a été une fois de plus maintenue.

Mais en quelques années, en dessous du processus 7 nm, le problème des fuites statiques est devenu de plus en plus grave, et les dividendes en matière de consommation d'énergie et de performances de l'évolution du processus d'origine ont progressivement disparu. Il est devenu un consensus sur le fait que FinFET ne peut pas répondre aux besoins des processus 3 nm et plus avancés. Quand introduire le GAA est devenu la préoccupation de nombreuses personnes. Intel et TSMC ont choisi de continuer à utiliser FinFET à 3 nm, tandis que Samsung, désavantagé par la concurrence, a décidé d'introduire la technologie GAA à 3 nm dans le but de gagner plus de clients.

Lors du séminaire technologique TSMC en août 2020, TSMC a déclaré avoir effectué une mise à jour majeure de sa technologie FinFET. N3, ou 3 nm, utilisera une version étendue et améliorée de FinFET, avec des gains de performances allant jusqu'à 50 % et des réductions de consommation d'énergie allant jusqu'à 3 0 %, le gain de densité est 1,7 fois supérieur à celui du N5. Cependant, il convient de noter que cette comparaison n'est qu'une comparaison entre les N3 et N5 de première génération. Après la mise à niveau du N5 vers le dernier N4 après plusieurs séries d'itérations, l'amélioration réelle n'a pas été aussi merveilleuse qu'annoncée lors du séminaire.

En regardant GAA, TSMC l’appelle nanosheetFET et Intel l’appelle RibbonFET. L'essence de ces technologies est la même : tourner l'aileron du FinFET à 90°, puis empiler plusieurs ailerons horizontalement. Ces ailerons traversent tous le portail - ou sont complètement entourés par le portail, c'est pourquoi on l'appelle gateallaround. De plus, chaque aileron retourné est comme une feuille, et ce sont tous des canaux, c'est pourquoi ils sont également appelés nanosheetFET.

D'un point de vue structurel, la zone de contact entre la grille et le canal du transistor GAAFET est devenue plus grande et il y a un contact de chaque côté, ce qui permet un meilleur contrôle de commutation que le FinFET. Et pour FinFET, la largeur de l’aileron est une valeur fixe ; mais pour GAAFET, la largeur de la feuille elle-même et la largeur effective du canal sont flexibles. Une feuille plus large permettra naturellement d'obtenir un courant de commande et des performances plus élevés, tandis qu'une feuille plus étroite occupera une surface plus petite.

La raison pour laquelle TSMC n'utilise pas GAA en 3 nm n'est pas difficile à comprendre, en termes de coût et de technologie. Le coût correspond à l'investissement en capital dans de nouvelles usines et de nouvelles installations, et la technologie, telle qu'une moindre mobilité des trous dans les canaux à base de silicium, entraîne de mauvaises performances du pFET. IBM a déclaré lors du précédent IEDM que la solution à ce problème réside dans le matériau du canal en silicium-germanium (SiGe) que le pFET peut appliquer une contrainte de compression : « Le canal en silicium-germanium pFET peut atteindre une augmentation de 40 % de la mobilité, un avantage de performance de 10 % par rapport aux canaux à base de silicium, et a une tension de seuil (Vt) inférieure, et les performances d'instabilité de température de polarisation négative (NBTI) sont également améliorées.

Bien entendu, les avantages du GAA ne sont pas évidents, ce qui peut aussi être l'une des préoccupations de TSMC. Samsung a déjà parlé du processus 3nmGAA et de ses avantages par rapport au 4nmFinFET en termes de fréquence et de consommation d'énergie, comme le montre la figure ci-dessous, mais la figure ne fournit pas de valeurs absolues et relatives. Il ne parle qu'en termes généraux. Par rapport aux transistors 4 nmFinFET, le 3 nmGAA peut atteindre des fréquences plus élevées sous la même largeur de canal effective (Weff, largeur de l'aileron/feuille × nombre d'ailettes/feuille) ; en même temps, il peut réduire la consommation d'énergie.

Diverses raisons ont poussé TSMC à décider d'utiliser GAA uniquement en 2 nm. Le 3 nm est devenu la dernière génération de FinFET, qui a également ouvert la voie au renversement de l'A17Pro.

Bien entendu, le problème le plus grave est le taux de rendement. Selon les données de HiInvestment&Securities, le taux de rendement 3 nm de Samsung est estimé à plus de 60 %. En comparaison, le taux de rendement 3 nm de TSMC est d’environ 55 %. Le taux de rendement de la nouvelle technologie est presque le même que celui de l'ancienne technologie, ce qui amène les gens à s'interroger. Le « accord amoureux » entre Apple et TSMC qui a été dévoilé il y a quelques mois a commencé : Apple a passé une énorme commande de puces 3 nm auprès de TSMC, mais a exigé que les coûts des puces de qualité inférieure soient supportés par TSMC lui-même. Apple n'a qu'à payer pour de bonnes puces. Certains médias ont déclaré qu'Apple pourrait ainsi économiser des milliards de dollars chaque année.

Si le taux de rendement est suffisamment élevé, Apple n’a pas besoin de faire un déplacement spécial pour conclure cet accord avec TSMC. Depuis que TSMC a produit en masse le 3 nm en 2022, le taux de rendement n'a toujours pas atteint le résultat net d'Apple et les performances en matière de consommation d'énergie ne sont pas idéales actuellement. La question de savoir si davantage de clients peuvent être persuadés d’accepter un tel processus alors que les prix augmentent à nouveau pourrait être le gros problème que TSMC devra résoudre en 2024.

Qui ouvre la voie en 3 nm ?

Actuellement, TSMC fabrique toujours du N3B, le processus 3 nm de première génération pour Apple. L'avantage de ce procédé est une augmentation significative de la densité des transistors, soit les 19 milliards de transistors atteints par l'A17Pro. Le N3E, qui sera lancé l'année prochaine, sera légèrement inférieur en densité de transistors, mais plus idéal en termes de contrôle de la consommation électrique. De nombreux fabricants, dont Apple, souhaitent adopter ce procédé. Si TSMC parvient à améliorer considérablement le taux de rendement d’ici là, je pense qu’il y aura toujours un flot incessant de fabricants Fabless qui se présenteront à la porte.

Mais Samsung s'intéresse déjà au 3 nm du GAA. Une fois que TSMC commet une erreur, les commandes qui lui appartenaient à l'origine pourraient être transférées à ses anciens rivaux. Cette situation s'est déjà produite en 16 nm et 7 nm. Maintenant que 3 nm sont en attente, il est possible que cela se reproduise.

Le 3 nm est un petit obstacle que TSMC doit surmonter de toute urgence.