L'industrie n'est plus loin de la norme de mémoire DDR6 de nouvelle génération pour les plates-formes de bureau et de serveur, et les fabricants de puces mémoire travaillent avec JEDEC pour promouvoir la formulation de spécifications pertinentes. Selon le média coréen The Elec, de grands fabricants de stockage tels que SK Hynix, Samsung et Micron ont commencé la conception de DDR6 en laboratoire et coordonnent progressivement les plans de développement de modules avec les fabricants de substrats. La recherche et le développement collaboratifs mentionnés ci-dessus sont menés sous la direction du JEDEC, une organisation de normalisation industrielle, pour garantir que la nouvelle génération de mémoire dispose d'une base technique unifiée au niveau de la conception.

Il est rapporté que les fabricants concernés auront accès à la première version du projet de norme DDR6 donnée par JEDEC dès 2024, mais des paramètres clés tels que la plage de tension, la définition du signal, le conditionnement de la consommation d'énergie et la disposition des broches n'ont pas encore été finalisés. Avec l'intensification récente des progrès de l'industrie, ces lacunes devraient être progressivement comblées et le processus de finalisation des normes sera également accéléré. Auparavant, plusieurs grands fabricants ont effectivement quitté le stade de l'échantillonnage et sont entrés dans un cycle de vérification plus strict, ouvrant ainsi la voie à une production de masse ultérieure.

En termes d'indicateurs de performance qui préoccupent le monde extérieur, les informations actuellement divulguées montrent que le taux de transmission initial cible de la DDR6 est de 8 800 MT/s et prévoit d'augmenter jusqu'à 17 600 MT/s, ce qui équivaut presque à doubler la limite de vitesse de la DDR5 existante. Le cœur de cette augmentation substantielle de la vitesse réside dans le fait que la DDR6 adopte une architecture de sous-canaux 4 × 24 bits, ce qui nécessite l'introduction de nouvelles idées de conception en termes d'intégrité du signal. En revanche, la DDR5 actuelle utilise toujours une structure de sous-canaux de 2 × 32 bits. Les différences dans la division des canaux entre les deux générations de normes imposeront de nouvelles exigences en matière de conception des contrôleurs, de câblage et de nombre de couches de PCB.

Dans le contexte des modules DIMM traditionnels rencontrant des limites physiques à hautes fréquences, l'industrie place généralement ses espoirs dans la technologie CAMM2 pour atténuer les multiples goulots d'étranglement des signaux à haute vitesse dans l'espace, le câblage et les formes d'interface. Les signes actuels indiquent que les plates-formes de serveurs devraient être les premières à introduire la DDR6, puis passer progressivement aux plates-formes d'ordinateurs portables haut de gamme une fois la capacité de production augmentée. Les produits grand public de bureau pourraient suivre plus tard.

À en juger par le calendrier, l'année dernière, il a été question dans l'industrie que la DDR6 serait « lancée » en 2027. Cependant, le dernier jugement est plus enclin à considérer 2027 comme l'étape clé de vérification des clients, et la véritable utilisation commerciale à grande échelle pour le marché devrait être réalisée en 2028. Dans le même temps, avec l'expédition de serveurs de nouvelle génération et le taux de pénétration global des applications de La DDR5 ayant atteint environ 80 % l’année dernière et devrait encore grimper jusqu’à environ 90 % cette année, le rôle de la DDR4 dans la chaîne industrielle est progressivement considéré comme une génération « à quitter ». Cela réserve non seulement un espace de marché plus suffisant pour la nouvelle norme, mais contribue également à libérer la capacité de production de l'usine de plaquettes pour la production en série ultérieure de puces et de modules DDR6.