La National Aeronautics and Space Administration (NASA) développe une nouvelle puce informatique haute performance résistante aux radiations qui devrait changer complètement le mode de fonctionnement des futures sondes spatiales. Ce processeur a été construit conjointement par la NASA et des partenaires commerciaux pour permettre aux engins spatiaux de traiter des données à grande vitesse dans des environnements éloignés de la Terre et d'atteindre dans une certaine mesure une prise de décision autonome.
Ce projet s'inscrit dans le cadre du programme « High Performance Spaceflight Computing » de la NASA, qui vise à améliorer significativement les capacités informatiques embarquées des engins spatiaux utilisés pour les missions d'exploration. La plupart des vaisseaux spatiaux actuellement en service s'appuient sur des processeurs de plate-forme plus anciens mais très fiables, capables de fonctionner pendant longtemps dans des environnements spatiaux difficiles. Cependant, les performances de ces puces ont été difficiles à répondre aux besoins de la prochaine génération de missions dans l'espace lointain. La NASA souligne que des processeurs plus avancés constituent une base essentielle pour atteindre un degré élevé d’autonomie des engins spatiaux, accélérer l’analyse des données scientifiques embarquées et soutenir les futures missions habitées vers la Lune et au-delà.
La NASA a déclaré que cette nouvelle génération de système multicœur atteint en outre la tolérance aux pannes, la flexibilité et les hautes performances tout en conservant la fiabilité des processeurs spatiaux précédents. Le responsable concerné a souligné que les progrès de la technologie informatique des vols spatiaux ne sont pas seulement une avancée technique, mais aussi le résultat d'une collaboration approfondie entre la NASA et l'industrie.
Le cœur du projet est un processeur résistant aux radiations spécialement renforcé pour l’environnement spatial. Son objectif est de résister aux conditions spatiales difficiles tout en fournissant une puissance de calcul jusqu'à 100 fois supérieure à celle des ordinateurs de vol spatiaux actuels. Pour vérifier sa fiabilité, l'équipe d'ingénierie du Jet Propulsion Laboratory (JPL) de la NASA en Californie, aux États-Unis, effectue des tests de haute intensité sur la puce, simulant des environnements tels que le rayonnement de l'espace lointain, des différences de température extrêmes et des chocs violents.
Selon les exigences des applications spatiales, ce type de processeur doit résister aux rayonnements de particules à haute énergie, aux chocs mécaniques sévères et aux changements de température importants. Ces facteurs peuvent endommager les composants électroniques de précision. Les particules à haute énergie provenant du soleil et de l'espace lointain peuvent également provoquer des erreurs de calcul, obligeant le vaisseau spatial à passer en « mode sans échec », arrêtant les systèmes non critiques pendant que les ingénieurs au sol résolvent le problème. À cette fin, la NASA a également examiné spécifiquement les performances de la puce dans des environnements complexes d’atterrissage sur étoiles.
Au cours du processus de test, l'équipe d'ingénierie a utilisé des données de scène d'atterrissage de haute précision provenant de missions réelles pour effectuer un test « pratique » de la puce. De tels scénarios nécessitent généralement un matériel haute puissance pour traiter d’énormes quantités de données des capteurs d’atterrissage en temps réel. Les responsables du projet affirment que c'est une période passionnante pour s'impliquer dans le développement de ce type de matériel, car il fournira la base informatique du « prochain pas de géant » de la NASA. Les tests du processeur au JPL ont commencé en février et devraient durer plusieurs mois, les résultats préliminaires montrant que la puce fonctionne comme prévu, avec des performances environ 500 fois supérieures aux processeurs résistants aux radiations actuellement utilisés sur les engins spatiaux.
Au début des tests, l'équipe a marqué l'occasion avec un e-mail dont l'objet était « Hello Universe », un clin d'œil à la tradition classique du « hello world » des débuts de l'ère informatique.
Le processeur a été développé par JPL en partenariat avec Microchip Technology Inc, basé à Chandler, en Arizona. Les premières versions de la puce ont été distribuées aux partenaires de la défense et de l'aérospatiale commerciale pour une vérification et une évaluation précoces des applications.
La NASA a déclaré que les technologies associées devraient permettre aux futurs engins spatiaux autonomes d'utiliser l'intelligence artificielle embarquée pour répondre aux urgences en temps réel dans des environnements éloignés de la Terre et avec des délais de communication importants, et de prendre des décisions de manière indépendante lorsque les humains sont incapables d'intervenir rapidement. De plus, ce processeur aidera les missions dans l'espace lointain à réaliser plus efficacement l'analyse rapide, le stockage et le retour des données scientifiques, et fournira un puissant support informatique embarqué pour les futures missions habitées telles que la Lune et Mars.
D'un point de vue architectural, il s'agit d'un « System-on-a-Chip » (SoC) qui intègre les composants centraux d'un ordinateur sur une puce qui peut être placée dans la paume de votre main. Il intègre une unité centrale de traitement, une unité d'accélération de calcul dédiée, un système réseau avancé, de la mémoire et diverses interfaces d'entrée/sortie. Les SoC sont déjà très courants dans les smartphones et les tablettes et sont largement utilisés dans l'électronique grand public en raison de leur petite taille et de leur haute efficacité énergétique. La différence est que la puce testée par JPL est spécialement conçue pour les missions de longue durée dans l’espace lointain et peut fonctionner de manière fiable pendant des années dans des environnements difficiles à des millions, voire des milliards de kilomètres de toute équipe de réparation.
Une fois la technologie certifiée pour les vols spatiaux, la NASA prévoit de la déployer sur plusieurs types de missions, notamment des satellites d'observation de la Terre, des véhicules d'exploration de surface planétaire, des modules habités et divers types de vaisseaux spatiaux dans l'espace lointain. Microchip Technology prévoit également d'étendre l'application de cette technologie aux industries terrestres, telles que la construction aéronautique et automobile, afin de fournir à ces industries des plates-formes embarquées offrant une fiabilité et une puissance de calcul plus élevées.
Le projet est géré par le centre de recherche de Langley de la NASA et fait partie du programme Game Changing Development (GCD) de la Space Technology Mission Countries. Le programme GCD, ainsi que le JPL géré par Caltech, font progresser cette technologie depuis les premières exigences de la mission et les étapes de recherche industrielle jusqu'au développement et à la livraison concrets. Le JPL de la NASA a officiellement sélectionné Microchip Technology comme partenaire en 2022, et cette dernière a également investi ses propres ressources R&D pour promouvoir la conception et la mise en œuvre du processeur.