Le géant sud-coréen du stockage SK Hynix coopère avec Intel et prévoit d'introduire la technologie d'emballage 2.5D Embedded Multi-die Interconnect Bridge (EMIB) d'Intel dans les produits de stockage à large bande passante (HBM). Alors que SK Hynix cherche à diversifier sa chaîne d'approvisionnement et que de plus en plus de clients se tournent vers Intel Foundry comme candidat pour un packaging avancé, le fabricant de stockage a entamé une coopération R&D avec Intel dans le sens d'un packaging 2.5D.
La principale solution de packaging 2.5D actuelle d'Intel est EMIB, qui permet une interconnexion haute densité entre plusieurs cœurs en intégrant des ponts de silicium dans le substrat de packaging. SK Hynix espère intégrer cette technologie dans sa gamme de produits HBM, en se concentrant vraisemblablement sur la nécessité de faire en sorte que la nouvelle génération HBM4 réponde aux exigences d'intégration EMIB en termes de structure et d'interface, afin qu'elle puisse se connecter de manière transparente lorsque ses clients de puces IA choisissent les usines Intel pour un packaging avancé d'accélérateurs de nouvelle génération.
Des rapports précédents ont souligné que les solutions EMIB de pont en silicium de petite taille d'Intel, notamment EMIB-M avec des condensateurs métalliques à isolation métallique intégrés, et EMIB-T avec des vias traversants en silicium (TSV), fournissent des chemins d'interconnexion à densité de littoral extrêmement faible et extrêmement élevée entre les puces logiques et entre les puces logiques et les HBM. Cependant, jusqu'à présent, SK Hynix s'est appuyé sur TSMC et sa technologie de packaging CoWoS 2.5D pour le packaging d'IA haut de gamme. Alors que CoWoS approche progressivement de ses limites en termes de capacité de production et de complexité des processus, et que les clients commencent à rechercher activement des voies alternatives de conditionnement avancées, l'EMIB devient une option puissante pour poursuivre la voie de la granulation principale. Il devrait permettre une expansion et un empilage dans davantage de directions tout en dépassant la limite traditionnelle de zone de masque de 830 millimètres carrés.
Les puces DRAM et HBM de SK Hynix sont principalement fabriquées dans ses propres usines, mais la société elle-même n'est pas impliquée dans un packaging avancé complexe au niveau du système. La forme d'emballage la plus avancée actuelle est la liaison hybride : elle consiste à empiler directement plusieurs morceaux de silicium et à réaliser des interconnexions verticales à travers des milliers de TSV. Dans le scénario de l'accélérateur d'IA, les fabricants doivent intégrer ce package HBM avec le GPU/noyau d'accélération dédié dans un package volumineux, qui implique souvent plus de dix packages HBM de ce type sur le même substrat. C’est là qu’intervient le CoWoS de TSMC, et l’EMIB d’Intel rejoindra bientôt la mêlée pour fournir une solution alternative ou parallèle pour les mêmes besoins de système en package haute densité.
On ne sait pas quand les premiers produits basés sur la combinaison de SK Hynix HBM et Intel EMIB seront disponibles. Ce qui peut être confirmé, c'est que la recherche et le développement conjoints entre les deux parties sur les normes d'emballage et d'interface 2.5D connexes progressent déjà, et l'industrie s'attend généralement à voir des résultats préliminaires ou des signaux de lancement de produits au cours des prochains trimestres.