Selon des rapports de médias industriels citant des sources telles que ETNews de Corée du Sud, Intel prévoit d'ajuster et de mettre à niveau sa feuille de route de processus en réponse à la technologie de fabrication de puces de 1,4 nanomètre que TSMC et Samsung Electronics lanceront dans les prochaines années, et envisage de lancer une version améliorée du processus appelée « 14A2 » (14A Gen2) basée sur son processus standard 14A.
Selon les plans actuels de toutes les parties, TSMC devrait mettre en ligne son usine A14 dès l'année prochaine, tandis que Samsung Electronics vise à atteindre la production de masse de son procédé 1,4 nm en 2029. Face à la pression de ses concurrents, Intel avait initialement prévu de lancer sa technologie révolutionnaire 14A au cours de l'année prochaine et de l'utiliser pour attirer des clients de fonderie externes afin de remodeler son activité de fonderie de plaquettes. Le 14A2 rapporté cette fois est un résultat important du raffinement technique et de l’amélioration de la maturité du processus standard 14A.
En termes d'architecture technique, le procédé standard 14A utilise la technologie "PowerDirect", qui est le réseau d'alimentation de retour (BSPDN). Cependant, les dernières nouvelles de l'industrie montrent qu'Intel envisage d'introduire une architecture d'alimentation disruptive « Dual Side » dans le processus 14A2 ultérieur, ce qui signifie que la puce utilisera à la fois les faces avant et arrière pour l'alimentation. De plus, le pas métallique M0 (Pitch) du procédé de base 14A sera réduit à 28 nanomètres, tandis que le nouveau procédé 14A2 prévoit de comprimer davantage le pas métallique à 21 nanomètres grâce à des technologies améliorées telles que la double exposition de motif (Double Patterning), permettant ainsi d'obtenir une densité de transistor plus élevée. Étant donné que la version de base 14A a déjà été annoncée pour entraîner une augmentation de 30 % de la densité des transistors, le gain en densité du 14A2 sera sans doute plus avantageux.
Bien que cette mise à niveau puisse augmenter considérablement le taux d'utilisation d'équipements coûteux tels que les machines de lithographie ultraviolette extrême à haute ouverture numérique (High-NA EUV) et augmenter la rentabilité d'une seule machine, le pas ultra-fin de 21 nanomètres entraîne également des complications techniques, telles qu'une augmentation substantielle de la résistance. Dans le même temps, les conceptions existantes de vias nano-through silicium (nTSV) sont incapables de supporter directement des charges de puissance à haute densité. Afin de surmonter ce goulot d'étranglement, Intel aurait adopté une structure composite qui continue d'utiliser le réseau d'alimentation arrière (BSPDN) comme principale source d'alimentation du cœur, mais alloue en même temps une partie de la distribution d'énergie à la couche métallique avant pour maintenir la stabilité de l'ensemble du circuit.
Actuellement, TSMC est confronté à une situation où son volume de commandes est presque saturé, ce qui a également incité de nombreux fabricants de conception de puces à commencer à se tourner vers d'autres fonderies telles qu'Intel et Samsung. Intel est actuellement confiant de retrouver sa position de leader dans la fabrication de semi-conducteurs, mais en tant qu'arrivée tardive sur le marché de la fonderie, il lui reste encore à prouver sa capacité à produire en masse auprès de clients externes. À en juger par la structure actuelle du marché, les processus ultérieurs 18A-P, 14A et 14A2 nouvellement exposés d'Intel sont devenus le centre d'intérêt de l'ensemble de l'industrie des semi-conducteurs.