Résumé :
Lors du SEMICON Taiwan 2026 qui s'est tenu à Taipei, Samsung a annoncé sa dernière feuille de route de produits de mémoire, axée sur HBM5 et la nouvelle architecture zHBM. Samsung a déclaré que le HBM5 vise à atteindre environ deux fois les performances globales par rapport au HBM4E, tout en augmentant les performances de consommation électrique de l'unité de 20 % et en réduisant la résistance thermique de 20 %.
HBM5 utilisera le processus 2 nm développé par Samsung pour fabriquer la puce de base, remplaçant le processus 4 nm utilisé par HBM4 et HBM4E. Le nombre de couches d'empilage de produits sera également étendu à 12, 16 et 20 couches, et la production de masse devrait entrer en production vers 2028.
Samsung a également récemment confirmé dans les documents d'aperçu de la conférence Hot Chips 2026 que la société se préparait à lancer le HBM4E, avec une vitesse cible de 16 Gbit/s par broche. Le HBM4 actuellement expédié par Samsung a une vitesse de 11,7 Gbit/s par broche.
Par rapport à la conception HBM traditionnelle qui place la mémoire à côté de l'accélérateur, zHBM adopte une méthode d'intégration verticale plus radicale, empilant la mémoire directement au-dessus du processeur, raccourcissant ainsi le chemin de transmission des données et améliorant la bande passante et l'efficacité énergétique. Samsung prédit que les performances brutes du zHBM atteindront 8 fois celles du HBM4E et que ses performances de consommation électrique unitaire atteindront 3 fois, tout en réduisant la résistance thermique de 75 % à 90 %.
Samsung a présenté les premiers produits conceptuels zHBM du secteur au FMS 2026, et cette nouvelle architecture devrait être lancée après 2029. La refonte de l'architecture HBM semble être devenue l'orientation du développement de l'industrie. NVIDIA a également récemment annoncé une solution de mémoire NVHBM personnalisée, qui transfère le contrôleur de mémoire de la puce informatique vers la puce de base HBM.
Dans le domaine NAND, Samsung développe zNAND-O pour la livraison d'échantillons en 2028. Le produit vise à atteindre 10 fois la densité binaire équivalente à la DRAM tout en fournissant environ 7 fois la bande passante de lecture tout en conservant l'efficacité énergétique de la NAND traditionnelle.
La concurrence à laquelle Samsung est confrontée s'intensifie également. Outre SK Hynix, le fabricant chinois de stockage Yangtze Memory a également récemment mis en avant des objectifs ambitieux, prévoyant de dépasser Samsung et SK Hynix d'ici fin 2027.
Lors du Memory Executive Summit organisé avant l'événement, Samsung a également présenté un cadre de développement de mémoire appelé « C.U.B.E », qui signifie capacité, utilisation, bande passante et efficacité. La stratégie comprend une augmentation de la capacité sans augmenter l'empreinte PCB en augmentant verticalement la capacité de mémoire ; utiliser une architecture 3D optimisée pour réduire la latence ; utiliser des canaux verticaux à grande vitesse pour remplacer les chemins de données horizontaux traditionnels ; et améliorer le contrôle de la consommation d'énergie et la gestion de la dissipation thermique au niveau des bits.
Commentaires