Résumé :
Les prévisions des indicateurs techniques de la plate-forme technologique de mémoire de nouvelle génération G6 du fabricant national de DRAM Changxin Technology ont récemment fuité.
Le plan montre que Changxin continuera à utiliser le processus de lithographie DUV pour produire une mémoire de génération G6, qui devrait être lancée dès 2028. La surface de la puce sera encore réduite de 0,00128205 microns carrés dans la génération G5 à 0,000896 microns carrés, soit une réduction de 30 %.
En l'absence de machines de lithographie EUV, Changxin se rapproche des limites physiques de cette technologie grâce à une optimisation en profondeur de la combinaison des processus DUV.
Selon les données prévisionnelles publiées par Frederick Chen, technicien de la plate-forme X, le rétrécissement de la surface unitaire du G6 sera obtenu en continuant à optimiser la machine de lithographie par immersion DUV à 193 nm, combinée à la technologie de motif quadruple auto-aligné (SAQP), et certains niveaux utiliseront le processus de motif double auto-aligné (SADP).
Du point de vue des indicateurs de nœuds de processus, l'espacement WL (ligne de mot) de G6 sera encore resserré de 33,3 nanomètres de G5 à 28 nanomètres, l'espacement BL (ligne de bit) sera réduit de 38,5 nanomètres à 32 nanomètres et l'espacement AA (zone active) sera réduit de 23,9 nanomètres à 20 nanomètres.
La solution photorésistante sera mise à niveau simultanément. La couche de découpe AA sera mise à niveau de 193i LE4 à 193i LE4 ou X-SADP, et l'option X-SADP sera également introduite pour la couche de contact de ligne de bit.
La première introduction du processus de liaison est la variable technique la plus critique du plan du G6.
Dans le tableau de prévisions, la couche M0 du G6 est marquée comme « 193i LELE bonded », ce qui signifie que Changxin prévoit d'utiliser une liaison hybride au niveau de la tranche pour découpler la matrice de stockage DRAM des circuits logiques périphériques, puis empiler les interconnexions.Cette idée est tout à fait cohérente avec la présentation technique de Changxin sur l'architecture 4F². Cao Kanyu, président de Changxin Technology, a clairement indiqué lors de la 4e conférence Integrated Chip and Chip que l'une des principales avancées de l'architecture 4F² est de découpler la DRAM des processus CMOS, puis d'obtenir une interconnexion à haut débit grâce à une liaison hybride au niveau de la tranche. Il s’agit d’un tournant clé pour la DRAM, de la mise à l’échelle bidimensionnelle à l’intégration tridimensionnelle. Changxin prévoit de lancer une nouvelle génération de produits DDR5 RDIMM intégrant cette technologie d'ici la fin de cette année.
Le G6 est peut-être le produit de dernière génération de structure de puce mémoire 6F². Les prévisions soulignent que
Changxin a développé à l'avance la technologie de mémoire 3D et que ses couches d'empilement de DRAM 3D peuvent atteindre plus de 64 couches. Il est prévu que les produits de la génération G7 lancés après 2030 passent à une structure 4F² ou à une architecture de mémoire 3D.
Commentaires