La tendance est comme un courant sous-jacent, qui arrive rapidement, et les leaders de l'industrie sont également pressés. Lorsque le jeu de miniaturisation des processus de traitement des semi-conducteurs touche à sa fin, l'emballage avancé est progressivement devenu le gagnant dans l'industrie des puces. Au début de l’année, personne n’aurait pu imaginer que l’industrie des semi-conducteurs serait dans un tel état de chaos cette année. Cette année, alors que l'ensemble de l'industrie des puces souffre de déstockage, les puces IA de NVIDIA sont difficiles à trouver. Les géants nationaux de l'Internet se sont personnellement rendus au siège de NVIDIA en Californie, juste pour obtenir quelques puces A800 et H800 supplémentaires.

01

La tendance est comme un courant sous-jacent : le leader Huang s'est battu pour obtenir des commandes, TSMC a rapidement augmenté sa production.

Ce n'est pas parce que Maître Huang possède une denrée rare, mais parce que l'ensemble de l'industrie des puces IA souffre d'une capacité de production insuffisante de TSMC.

Le 27 mai, le dirigeant Huang se rendait apparemment à l’Université nationale de Taiwan pour prononcer un discours de remise des diplômes. Bien que la soupe au poulet pour l'âme offerte par le magnat de l'entrepreneuriat aux jeunes étudiants soit délicieuse, en fait, exhorter TSMC à accroître sa production est l'un des principaux objectifs du voyage de Huang. Il est entendu que TSMC se coordonne déjà pour augmenter sa capacité de production et devrait atteindre une capacité de production de 200 000 pièces d'ici la fin de 2024. Le PDG Wei Zhejia, lors de l'assemblée des actionnaires de TSMC, a déclaré qu'il intensifierait ses efforts pour accroître la capacité de production de CoWoS à l'usine de Longtan, et que l'usine de Zhunan AP6 se ​​joindrait également à son soutien.


Photo : Huang Renxun a assisté à la cérémonie de remise des diplômes de l'Université nationale de Taiwan et a prononcé un discours

Ne dit-on pas que la capacité de production des fonderies de copeaux est une surcapacité ? Pourquoi Lao Huang doit-il se rendre personnellement à TSMC pour superviser la guerre ? Contrairement à la croyance populaire, ce qui est serré cette fois, ce n'est pas la fonderie de plaquettes de processus avancés tels que les 7 nm et 5 nm de TSMC, mais l'emballage avancé qui n'a pas été pris au sérieux auparavant et est devenu le maillon le plus court de toute la chaîne industrielle.

Dans la division du travail de l’industrie des semi-conducteurs, l’emballage a toujours été au bas de la chaîne du mépris. Avec une faible valeur ajoutée et des investissements élevés, les fabricants de puces tentent de l’éviter.

Cette pénurie de puces IA a mis pour la première fois CoWoS, l'un des représentants de la technologie d'emballage avancée, sous les projecteurs. Ce terme autrefois impopulaire est devenu un nom familier. L'industrie est même exagérée au point qu'elle peut suivre directement la capacité de production du CoWoS d'emballage avancé pour prédire les performances de Nvidia au prochain trimestre, puis acheter follement des options d'achat pendant la saison des résultats de Nvidia.

Si nous faisons une déduction logique de haut en bas, elle est la suivante : les géants de l'industrie sont en compétition pour une course aux armements IA -> la course aux armements IA nécessite un grand nombre de puces IA -> les puces IA nécessitent la fonderie TSMC -> La fonderie TSMC est limitée par la capacité de production avancée du CoWoS d'emballage.

Il n’est pas exagéré de dire que l’emballage avancé est devenu du jour au lendemain un phénix et est devenu le plus grand goulot d’étranglement limitant le développement de l’industrie TMT.

Même si TSMC, en tant que grand frère inébranlable dans la fabrication de semi-conducteurs, est toujours à la pointe du packaging avancé, il n’est évidemment pas préparé au développement rapide de cette tendance. Sous l'impulsion des clients, il ne peut qu'exhorter de toute urgence les fabricants d'équipements à augmenter passivement la capacité de production de CoWoS.

C'est aussi la première fois que tout le monde est confronté à l'industrie de l'emballage.


Figure : Chaîne industrielle des semi-conducteurs ; Titres Zhongtai

02

Quand la pensée traditionnelle prend fin

Le moyen le plus direct d’améliorer les performances des puces consiste à augmenter autant que possible le nombre de transistors, ce qui n’est pas différent de l’augmentation de la durée de vie des batteries des véhicules électriques en empilant davantage de batteries. Par conséquent, pour le développement de l'industrie des semi-conducteurs, l'idée traditionnelle de la recherche et du développement de puces avancées a toujours été de « faire toute une histoire sur les transistors ». En termes simples, il s'agit d'élargir la zone des puces tout en réduisant le processus.

Parmi eux, le but du processus de rétrécissement est de mettre plus de transistors par unité de surface, ce que l'on entend souvent à propos de 14 nm, 7 nm, 5 nm et 3 nm. De cette manière, les transistors peuvent être rendus de plus en plus petits, et naturellement davantage de transistors peuvent être empilés par unité de surface. L'autre méthode consiste à étendre la zone, ce qui consiste à agrandir la puce autant que possible dans le cadre d'un processus donné.

On peut dire qu’au cours des dernières décennies, les puces logiques des ordinateurs et des téléphones portables ont eu recours à cette méthode pour prolonger leur durée de vie. Au fur et à mesure que cette méthode s’est développée jusqu’à aujourd’hui, elle s’est inévitablement heurtée à deux limites majeures.

Limite 1 : Les avantages marginaux de la réduction des processus sont de plus en plus faibles.

En fait, depuis le 28 nm, la rentabilité des processus plus avancés de conception de puces est devenue de plus en plus faible. Selon les données divulguées dans le prospectus de VeriSilicon, le coût unitaire de la surface des puces a augmenté rapidement après 14/16 nm et la loi de Moore a continué de ralentir. À mesure que le processus évolue du 28 nm au 5 nm, l'investissement unique en R&D a également fortement augmenté, passant de 50 millions de dollars américains à plus de 500 millions de dollars américains.

Les processus avancés sont devenus une concurrence très coûteuse, de sorte que seules quelques entreprises telles qu'Apple, Nvidia, Samsung, AMD, Intel, MediaTek, Tesla et Huawei fabriquent les puces les plus avancées. Au début de l'année, OPPO n'a eu d'autre choix que de dissoudre son équipe Zheku, qui est le meilleur exemple du seuil élevé de développement de puces avancées.

C'est précisément parce que le rapport entrée-sortie avancé n'est pas nécessairement approprié que de nombreuses puces restent au-delà de 28 nm et ne poursuivent plus aveuglément des processus avancés.


Figure : Coûts de conception de puces de différents nœuds de processus au cours de diverses périodes d'application (unité : millions de dollars américains) ; Source : Prospectus VeriSilicon

Limitation 2 : Le taux de rendement des copeaux de grande taille est de plus en plus faible.

En plus de poursuivre des processus avancés pour augmenter la densité des transistors, une autre méthode consiste à agrandir la puce. On dit que de grands efforts peuvent produire des miracles. Cependant, cette méthode simple a pratiquement pris fin.

Prenons toujours comme exemple la puce AI de Nvidia. Par rapport aux puces traditionnelles, les puces AI ont des surfaces plus grandes afin d'atteindre des performances ultimes. La taille des puces nues AI de NVIDIA dépasse généralement 800 mm2, ce qui est plusieurs fois plus grande que les puces de contrôle principales des téléphones mobiles ordinaires. Le problème direct causé par un copeau trop gros est que le taux de rendement de production diminue rapidement.

Il existe un modèle Bose-Einstein dans l'industrie pour juger du rendement des processus de fabrication : rendement = 1/(1+zone de puce*densité de défauts)n. Il n'est pas difficile de voir à partir de cette formule que plus la surface d'une seule puce est grande, plus le taux de rendement sera faible.

Certains diront naturellement que peu importe si le taux de rendement est faible, tant que nous en gagnons un peu plus, tout ira bien. Cela est évidemment dû à une compréhension insuffisante de la production industrielle. Les puces NVIDIA AI sont désormais vendues à plus de 10 000 dollars par puce, et personne ne peut se permettre les pertes causées par les faibles taux de rendement.

Selon les estimations du modèle, le taux de rendement des copeaux moyens et grands de 150 mm² est d'environ 80 %, tandis que le taux de rendement des copeaux ultra-larges de 700 mm² et plus chutera à 30 %. De plus, selon les initiés de l'industrie, en raison des limitations de taille des masques de photolithographie, la surface d'une seule puce ne dépasse généralement pas 800 mm2, de sorte que les puces IA de Nvidia se rapprochent en fait de la limite supérieure de surface.

Alors que les méthodes visant à promouvoir le développement des puces avancées commencent à se heurter à des défis sans précédent, l'industrie doit trouver de nouveaux moyens de survivre.

03

Plongez dans le futur et découvrez le mystère de l’emballage avancé

Bien que l'industrie de l'emballage ne soit pas aussi attrayante que la conception de puces et la fonderie de plaquettes, grâce au développement rapide des types de puces, l'ampleur de l'industrie mondiale de l'emballage de puces est également considérable. La taille du marché dépassera les 80 milliards de dollars américains en 2022. Il s’agit d’une industrie difficile à ignorer, mais elle a toujours été qualifiée de cyclique.

Pour en revenir à l'industrie, l'emballage des semi-conducteurs est un processus back-end du processus de fabrication des semi-conducteurs. Il est conçu pour mieux réaliser les connexions électriques entre les puces et autres composants électroniques. Quelqu'un dans l'industrie a un jour fait une métaphore selon laquelle la puce est équivalente au cortex cérébral et l'emballage est comme le crâne du cerveau. Par conséquent, dans la longue histoire des semi-conducteurs, l’emballage n’a joué qu’un rôle de soutien et l’attention du marché n’a pas été grande. C'est simplement l'emballage avancé qui a placé l'industrie de l'emballage au premier plan pour la première fois.

Sur un autre plan, le développement technologique de l’industrie de l’emballage n’est pas lent et il ne s’agit pas d’une industrie dite « purement cyclique ».

Au cours des 70 dernières années, l’industrie de l’emballage a connu au moins quatre changements technologiques majeurs. Surtout depuis les années 2010, l'industrie est progressivement entrée dans une nouvelle étape de développement du packaging avancé (en 2010, M. Jiang Shangyi a proposé une méthode de connexion de plusieurs puces par l'intermédiaire d'entreprises de semi-conducteurs, qui est différente du packaging traditionnel et est définie comme un packaging avancé). Depuis, de nouveaux concepts ont commencé à émerger les uns après les autres, comme FC, SiP, packaging 2.5D, packaging 3D, FO, RDL, TSV, etc.

Bien sûr, cela rend également les chercheurs qui étudient les emballages avancés en 2023 soudainement submergés par tant de vocabulaire inconnu, ce qui est vraiment accablant.


Figure : Historique du développement de la technologie d'emballage

Comprendre le packaging avancé n’est en réalité pas compliqué. Suivant l'idée mentionnée précédemment, puisqu'il est de plus en plus impossible d'étendre simplement la surface d'une seule puce et de réduire le processus de fabrication, pouvons-nous diviser la puce unique qui était à l'origine censée être très grande en différents modules fonctionnels, puis utiliser un certain processus pour fabriquer de petites puces avec d'excellentes performances ? Enfin, ces petits jetons sont assemblés pour former un « gros jeton » afin d'obtenir l'effet de « trois comparses par rapport à Zhuge Liang ».

Il s’agit du principe de base de l’emballage avancé, qui réduit considérablement la difficulté en le divisant en plusieurs parties. Si différentes puces sont fabriquées à partir des mêmes matériaux puis emballées ensemble, on parle d’intégration hétérogène dans l’industrie ; même si certaines puces sont fabriquées à partir de matériaux différents puis emballées ensemble, on parle alors d'intégration hétérogène dans l'industrie.

Afin de concrétiser les idées ci-dessus, l'industrie s'appuie sur le développement de nouveaux processus pour concrétiser cette idée, tels que la technologie TSV (ThroughSiliconVia, technologie via le silicium) et la RDL (technologie de redistribution) qui réalisent la connexion entre les tranches de silicium.

Prenons l'exemple de l'emballage 3D. Si les piles supérieure et inférieure sont du même type de puce, TSV peut généralement remplir directement la fonction d'interconnexion électrique. Si les piles supérieure et inférieure sont des types de puces différents, les E/S des puces supérieure et inférieure doivent être alignées via la couche de recâblage RDL pour terminer l'interconnexion électrique.

Revenant toujours aux puces IA de NVIDIA, en tant que solution représentative pour le packaging avancé, bien que CoWoS ait été développé par TSMC et Xilinx il y a 10 ans, il a finalement été repris sur les puces IA de NVIDIA.

Les principaux produits actuels de NVDIA, les séries A et H, utilisent tous deux un emballage TSMC CoWoS2.5D. En prenant l'A100 comme exemple, la puce principale A100 est une architecture monopuce utilisant un processus 7 nm et est équipée du HBM d'Hynix. L'interconnexion à haut débit entre ces deux puces les plus importantes est réalisée via CoWoS.


Figure : Solution de packaging CoWoS fournie par TSMC à Nvidia.

Par conséquent, dans le passé, l'industrie doutait encore de l'emballage avancé (les usines d'emballage n'ont pas investi massivement, mais l'usine de plaquettes TSMC a soudainement émergé), mais les puces IA les plus vendues de NVIDIA ont officiellement annoncé que l'emballage avancé devenait le gagnant des semi-conducteurs.

Les principaux acteurs du secteur se rendent également compte que les emballages avancés joueront un rôle de plus en plus important à mesure que la loi de Moore se rapproche de la limite physique. Ils rattrapent donc de toute urgence leur retard en matière d'emballages avancés.

Par exemple, le fabricant de dentifrice Intel se concentre sur deux solutions d'emballage avancées :

1) EMIB d’emballage 2,5D, axé sur le faible coût ; 2) Technologie d'emballage d'empilage de puces face à face Foveros3D, axée sur la haute performance.

Selon les rapports, le CPU Meteor Lake de 14e génération qu'Intel prévoit de lancer cette année introduira pour la première fois une conception de chipset de type Tile, intégrant quatre modules indépendants de CPU, GPU, IO et SoC, et utilisant la technologie de packaging Foveros.

Samsung propose actuellement quatre solutions d'emballage avancées, notamment I-Cube, X-Cube, R-Cube et H-Cube. Les principes techniques sont similaires, je n’entrerai donc pas dans les détails.

Laissant de côté les détails techniques, en fait, les emballages avancés des différents fabricants sont similaires à ceux de TSMC, mais ils ont été contournés dans une certaine mesure afin de distinguer et d'éviter les litiges en matière de brevets. Il n'y a pas de différence essentielle entre les différents noms. Plus important encore, après que les géants ont commencé à prendre conscience de l’importance des emballages avancés, ils ont choisi de nous rejoindre s’ils ne pouvaient pas les battre.

Selon le résumé de Minsheng Securities, nous pouvons voir qu'à l'avenir, les produits reposant sur un emballage avancé pénétreront dans les serveurs, les téléphones mobiles, l'IA, les appareils portables et les écrans graphiques, impliquant essentiellement tous les aspects de la vie, et leur importance augmentera de jour en jour.


Figure : Solutions représentatives pour l'emballage avancé mondial ; Source : Minsheng Securities.

04

Que signifie une signification supplémentaire pour la chaîne industrielle nationale ?

Naturellement, tout le monde doit se demander : comment se porte notre pays face à une tendance aussi importante ?

Tout d’abord, nous devons clarifier un éventuel malentendu. Bien que le développement de l'industrie nationale des semi-conducteurs soit à la traîne, la chaîne de l'industrie de l'emballage présente des barrières techniques relativement faibles et un développement relativement précoce, de sorte que sa compétitivité mondiale reste remarquable.

Selon les statistiques, parmi les dix plus grandes entreprises d'emballage au monde, trois sont originaires de Chine continentale, cinq de Taiwan et une des États-Unis. Parmi eux, Changdian Technology, Tongfu Microelectronics et Huatian Technology sont connus comme les trois géants nationaux de l'emballage et des tests, et ils se classent tous parmi les dix premiers au monde. De plus, la structure commerciale de ces trois usines d'emballage est très mondiale, avec des revenus à l'étranger représentant plus de 50 %. En prenant Tongfu Microelectronics comme exemple, la plupart des emballages d'AMD sont réalisés par Tongfu Microelectronics. Il n’est donc pas exagéré de dire que les usines d’emballage nationales sont compétitives à l’échelle mondiale.


Figure : Classement des principales usines de conditionnement et d’essais au monde ; Source des données : Chine International Finance Securities.

Il faut dire que même si nous ne sommes pas à la traîne en matière d'emballage, l'emballage avancé est bel et bien en retard.

Parlons de données. Dans l’ensemble du domaine de l’emballage avancé, la part d’ASE atteint 26 %, suivie par TSMC et Amkor, tandis que la part de marché de la technologie Changdian, la plus importante production nationale, n’est que de 8 %. S’il s’élève davantage vers l’emballage le plus avancé, la présence nationale sera encore plus faible. Pour preuve, le CoWoS exigé par Nvidia, la présence de la chaîne industrielle en Chine continentale est égale à 0.

Avec cette vague mondiale d'emballages avancés, les usines d'emballage nationales ont également commencé à se transformer avec le temps. Selon les informations de recherche de l’industrie :

●Changdian Technology a présenté ses plans en matière de technologies sans TSV, RDL et autres. Elle a lancé des solutions technologiques XDFOI et réalisé la production et l'expédition en masse de produits de chipsets à nœuds de 4 nm pour des clients internationaux.

●Tongfu Microelectronics a lancé VISionS, une plateforme de packaging avancée qui intègre les technologies 2.5D, 3D, MCM-Chiplet et d'autres technologies. Elle dispose actuellement de capacités de production de masse de chipsets 7 nm et continue de renforcer sa coopération avec des fabricants de premier plan tels qu'AMD. Il devrait jouer un rôle important dans le MI300 d'AMD, qui est sur le point d'être produit en série ;

●Huatian Technology lance la dernière plate-forme technologique d'emballage avancée - 3DMatrix, composée de TSV, eSiFo et 3DSiP.

En mettant de côté ces usines d’emballage, quelle importance l’emballage avancé a-t-il pour la chaîne industrielle nationale des semi-conducteurs ?

En fait, l'emballage avancé n'est pas seulement un processus nécessaire au développement de l'IA et d'autres puces, mais aussi un « coin » important pour réaliser des percées dans le pays. En effet, l’emballage avancé constitue le processus fondamental pour réaliser la technologie des chipsets.

Beaucoup de gens confondent les chiplets avec un packaging avancé. Par définition, les chiplets sont divisés en plusieurs petits chips identiques ou différents. Ces petites puces peuvent être fabriquées à l'aide de nœuds de processus identiques ou différents, puis intégrées au niveau du boîtier via une interconnexion entre puces et une technologie de conditionnement afin de réduire les coûts et d'obtenir une intégration plus élevée.

Le chiplet n’est donc qu’un concept de conception, et l’un des processus les plus importants pour réaliser ce concept de conception est l’emballage avancé. C'est juste que ce concept revêt une plus grande importance pour le développement des puces nationales.

Sous le blocus d'outre-mer, si nous comptons uniquement sur la chaîne industrielle nationale, la limite théorique de ce que notre processus de fabrication de puces peut réaliser est d'environ 7 nm, ce qui est encore plus de deux générations derrière les 3 nm d'outre-mer. Pour combler davantage l'écart entre les générations, il est nécessaire d'empiler plusieurs petites puces, qui pourraient permettre de produire des produits plus performants.

Pour faire simple, nous pouvons utiliser des chiplets pour réaliser des percées de blocus et même changer de voie pour dépasser.

Selon la loi du développement industriel, l'emballage avancé devient de plus en plus le gagnant de la concurrence des semi-conducteurs et, avec les processus de fabrication avancés, il est devenu un processus nécessaire pour les puces avancées ; pour la chaîne nationale, un emballage avancé est le seul moyen de réaliser des dépassements dans les virages. En résumé, le développement national d’emballages avancés est en réalité plus urgent. Lorsque la révolution prend une nouvelle direction, les camarades doivent travailler plus dur.

accéder:

Centre commercial de Jingdong