La JEDEC Solid State Technology Association a récemment annoncé que ses comités JC-40 et JC-45 responsables de la formulation des normes de modules logiques et DRAM ont réalisé un certain nombre de développements importants dans le domaine des MRDIMM DDR5 (modules de mémoire à rang multiplexé), notamment la publication officielle d'une nouvelle génération de normes de tampon de données de rang multiplexé DDR5, l'avancement de la formulation de normes de pilote de registre d'horloge de rang multiplexé et l'amélioration accélérée des feuilles de route DDR5 MRDIMM Gen 2 et Gen 3 pour des bandes passantes plus élevées.
Parmi les normes publiées, JEDEC a officiellement annoncé la spécification JESD82-552 « DDR5MDB02 Multiplexed Rank Data Buffer », qui est ouverte au téléchargement sur le site officiel. Cette norme définit une nouvelle génération de conception fonctionnelle de mise en mémoire tampon de données pour l'architecture DIMM à rang multiplexé, visant à maintenir des caractéristiques de fonctionnement stables et fiables même si la bande passante du module continue d'augmenter. En introduisant une logique de mise en mémoire tampon et de contrôle plus avancée sur le chemin des données, la solution DDR5 MDB offre une évolutivité et une assurance qualité du signal plus fortes pour les sous-systèmes de mémoire hautes performances.
La prochaine norme JESD82-542 « DDR5MRCD02 Multiplexed Rank Clock Register Driver » est également entrée dans la phase finale et devrait être officiellement annoncée prochainement. Cette norme est orientée vers les modules DDR5 MRDIMM, en se concentrant sur le renforcement des capacités de contrôle d'intégrité et de synchronisation des signaux d'horloge et de contrôle pour correspondre aux spécifications de mise en mémoire tampon des données dans JESD82-552, et améliore globalement encore la fiabilité des produits MRDIMM dans des scénarios à haute fréquence et à bande passante élevée.
En termes de feuille de route de spécification des modules, le comité JC-45 intensifie ses efforts pour achever la formulation de la norme MRDIMM Gen 2. L’objectif est de répondre à l’augmentation continue de la bande passante des plateformes informatiques de nouvelle génération tout en prenant en compte les exigences d’efficacité énergétique et d’efficacité système au niveau global de la machine. Dans le même temps, le comité fait également progresser la conception originale du PCB (carte brute) DDR5 MRDIMM Gen 2 de deuxième génération. Le débit de données cible de cette conception par lots est de 12 800 MT/s, ce qui reflète l’espoir de JEDEC de fournir des taux de transfert de données plus élevés et des solutions de mémoire évolutives pour des scénarios d’applications gourmands en données grâce à un travail de normalisation. Alors que la norme Gen 2 est en voie d'achèvement, JC-45 a également commencé à planifier la norme MRDIMM Gen 3, et la logique d'interface mémoire sous-jacente correspondante est également en phase de finalisation.
Le JEDEC organisera également des forums spéciaux pour les domaines mobile/client/edge et serveur/cloud computing/IA à San Jose en mai de cette année pour mener des discussions approfondies sur les normes de mémoire de nouvelle génération et la conception de systèmes, y compris la DDR5. Les participants auront l'occasion de découvrir les dernières avancées en matière de spécifications et les tendances d'application industrielle des technologies de pointe telles que MRDIMM. L'ordre du jour correspondant et les informations d'inscription ont été publiés sur le site officiel du JEDEC.
Mian Quddus, président du comité JEDEC JC-45 et président du conseil d'administration de l'association, a déclaré que cette série de travaux de normalisation coordonnés reflète le rôle continu du JEDEC en tant qu'« aligneur » de l'industrie dans le domaine des normes de mémoire haute performance. En créant des spécifications unifiées interopérables, il peut répondre aux exigences croissantes en termes de performances et de bande passante de l'IA, du cloud computing et des charges de travail au niveau de l'entreprise sur les sous-systèmes de mémoire. Source : communiqué officiel du JEDEC.