Résumé :
L'activité de fonderie d'Intel pourrait ouvrir la voie à une autre opportunité importante de coopération client. Selon les dernières prévisions de Jeff Pu, analyste chez GF Securities en Corée du Sud, Nvidia pourrait utiliser la technologie de packaging avancée Foveros d'Intel dans certaines puces IA de nouvelle génération à partir du second semestre 2028. Cela signifie que même si Intel est temporairement incapable de concurrencer pleinement TSMC dans le domaine des processus logiques les plus avancés, il a toujours la possibilité d'entrer dans la chaîne d'approvisionnement de puces de nouvelle génération de Nvidia avec sa technologie de packaging avancée.
Cette nouvelle n'est pas la première à apparaître. Dès janvier 2026, il a été rapporté que Nvidia pourrait envisager d’utiliser la technologie de fabrication avancée d’Intel dans une plate-forme GPU de nouvelle génération nommée Feynman. Les nouvelles pertinentes à l'époque se concentraient principalement sur le processus Intel 18A ou 14A et sur la question de savoir si Nvidia confierait certains composants de puces non essentiels à Intel pour la fabrication. Cette fois, les prévisions de GF Securities se concentrent davantage sur la technologie d’emballage de Foveros.
Il convient de noter que les informations pertinentes actuelles proviennent de prévisions d'analystes et ne signifient pas que Nvidia a officiellement confirmé l'adoption de Foveros, ni que les deux parties ont annoncé des commandes spécifiques. La question de savoir si NVIDIA utilisera à terme la technologie Intel, ainsi que les produits et la capacité de production qui seront utilisés, reste à confirmer par d'autres nouvelles.
Pour comprendre l'importance de cette collaboration potentielle, nous devons d'abord faire la distinction entre le processus frontal et le packaging back-end dans la fabrication de puces. La fabrication frontale est principalement responsable de la fabrication de transistors et de circuits associés sur des tranches de silicium, qui déterminent la puissance de calcul, la consommation d'énergie et certaines caractéristiques de performance de la puce ; le back-end est responsable de la découpe, de l'interconnexion, de l'emballage et des tests des puces fabriquées pour en faire des produits complets pouvant être installés dans des serveurs ou d'autres équipements.
Pour les accélérateurs d'IA modernes, le packaging back-end n'est plus seulement la dernière étape du processus de production, mais un maillon important dans la détermination des performances du produit. Alors que l'échelle des GPU continue de croître, le fait de s'appuyer uniquement sur une seule grande puce pour accomplir toutes les tâches informatiques se heurte à des limites en termes de coût de fabrication, de rendement et de complexité de conception. Par conséquent, les fabricants de puces sont de plus en plus enclins à diviser différentes fonctions en plusieurs petites puces, puis à les intégrer via une technologie de packaging avancée.
Le processeur IA de nouvelle génération de Nvidia devrait également adopter davantage cette idée de conception multipuce. En intégrant plusieurs puces informatiques, puces d'E/S et autres modules fonctionnels, les fabricants peuvent choisir des processus de fabrication appropriés en fonction des caractéristiques des différents composants tout en améliorant la flexibilité de conception du système global.
L'un des avantages d'Intel réside dans son système technologique de packaging avancé en constante évolution. Parmi elles, EMIB et Foveros sont deux technologies représentatives, mais leurs idées de conception sont différentes.
EMIB utilise une technologie de pont d'interconnexion multipuce intégrée pour connecter des puces adjacentes en mettant en place une structure d'interconnexion haute densité à l'intérieur du boîtier. Il résout principalement le problème de la communication à haut débit entre plusieurs puces, permettant à différentes puces d'échanger de grandes quantités de données sur une courte distance.
Foveros va encore plus loin et peut empiler différents chips verticalement au lieu de simplement les disposer côte à côte sur le plan d'emballage. Grâce à l'empilement vertical, les concepteurs peuvent réduire l'empreinte planaire du boîtier et raccourcir certains chemins d'interconnexion tout en répondant aux exigences de conception, améliorant ainsi l'efficacité de la transmission des données et les performances en matière de consommation d'énergie.
Ces fonctionnalités sont d'une valeur pratique pour les accélérateurs d'IA qui doivent traiter d'énormes quantités de données. À mesure que le nombre de puces informatiques augmente, la transmission de données entre puces peut devenir un facteur important limitant les performances globales. Un packaging avancé peut aider les concepteurs à intégrer davantage de ressources informatiques dans un espace limité et à améliorer l’efficacité de la communication entre les différents composants.
Cependant, Foveros n'est pas une solution fixe unique, mais un système technologique d'emballage qui comprend différents itinéraires techniques. La solution Foveros utilisée dans un produit spécifique dépendra de la structure de la puce, de la densité d'interconnexion, de la consommation électrique, de la dissipation thermique et des exigences de fabrication. Cette rumeur ne peut donc pas être simplement comprise puisque Nvidia a décidé d'utiliser un processus d'empilement tridimensionnel spécifique.
Intel a travaillé dur pour développer son activité d'emballage avancé ces dernières années, dans l'espoir d'attirer davantage de clients externes. Pour l'unité de fonderie d'Intel, le packaging avancé a une valeur stratégique particulière : même si les clients sont temporairement réticents à utiliser les processus de transistors les plus avancés d'Intel, ils peuvent être disposés à confier certains travaux de packaging et d'interconnexion des puces à Intel.
Ce modèle peut réduire la difficulté pour les clients de changer de fournisseur. Pour Nvidia, qui produit déjà des GPU de base chez TSMC, le remplacement complet du processus de fabrication frontal implique de nombreux risques d'adaptation de conception, de vérification et de production de masse, et la transmission de certains liens de packaging back-end à Intel peut devenir un moyen relativement simple d'essayer une coopération.
Si Nvidia décide finalement d'adopter la technologie Intel Foveros, les deux parties n'auront pas nécessairement besoin de transférer l'intégralité du processus de fabrication des GPU à Intel. Il est tout à fait possible que Nvidia continue à utiliser TSMC pour produire des puces de calcul de base, tout en utilisant Intel pour finaliser l'empilage ou le packaging de certaines puces. L'intégration de composants fournis par différents fabricants via un packaging avancé est une direction d'application importante de la technologie d'intégration hétérogène moderne.
C'est l'une des raisons pour lesquelles l'activité d'emballage avancé d'Intel a retenu l'attention ces dernières années. Traditionnellement, le monde extérieur mesure souvent la compétitivité des fonderies de plaquettes à l’aide des paramètres nanométriques des processus avancés. Cependant, à mesure que la conception des puces devient de plus en plus complexe, l’importance du packaging avancé continue de croître. Les fabricants de puces doivent non seulement créer des puces informatiques puissantes, mais également les connecter avec une large bande passante et une faible consommation.
Dans ce domaine, TSMC a mis en place un système technologique de packaging avancé et mature tel que CoWoS, et sert de grands clients tels que Nvidia avec sa capacité de production et son rendement élevés. Alors que la demande d’accélérateurs d’IA continue de croître, la capacité de packaging avancée est devenue l’une des ressources clés pour l’ensemble du secteur.
Le cabinet d'études de marché TrendForce a souligné dans un rapport publié en septembre 2026 que, bien que des technologies telles qu'Intel EMIB-T soient en concurrence avec TSMC CoWoS, étant donné que CoWoS présente toujours des avantages en termes de maturité technologique et de rendement, elle devrait rester la solution principale dans le domaine de l'emballage avancé des puces d'IA d'ici 2028.
Cela signifie que même si NVIDIA adopte la technologie Foveros d'Intel à l'avenir, cela ne signifie pas nécessairement qu'elle abandonnera complètement le système de packaging de TSMC. Une situation plus réaliste pourrait être que Nvidia choisisse plusieurs technologies de packaging en fonction de la structure, des exigences de performances et de la fourniture de différentes puces afin de réduire la dépendance à l'égard d'une chaîne d'approvisionnement unique.
La relation de coopération existante entre Intel et NVIDIA constitue également une base pour une nouvelle expansion de la coopération entre les deux parties. En septembre 2025, Nvidia a annoncé un investissement de 5 milliards de dollars dans Intel et a conclu un accord de coopération avec Intel pour développer plusieurs générations de produits communs. Les deux parties utiliseront la technologie d'interconnexion NVLink de NVIDIA pour connecter les processeurs Intel aux GPU NVIDIA et lanceront des produits associés pour les marchés des centres de données et de l'informatique personnelle.
Cette coopération en elle-même ne signifie pas que Nvidia s'engage à utiliser le processus avancé de fabrication de plaquettes d'Intel. Cependant, il a établi la base d'une coopération entre les deux parties en matière de conception de produits, d'interconnexion de puces et d'intégration de systèmes, et a également permis d'explorer davantage les technologies d'emballage avancées à l'avenir.
Pour Intel, les commandes d'emballage de Nvidia peuvent avoir une signification au-delà du montant de la commande lui-même. NVIDIA est l'un des plus importants fournisseurs de puces IA au monde. Si ses produits parviennent à atteindre une production de masse stable sur les lignes de production d'emballages avancés d'Intel, cela aidera Intel à prouver la fiabilité de sa technologie à d'autres grandes sociétés de conception de puces.
Plus important encore, Intel travaille toujours dur pour promouvoir le processus 14A de nouvelle génération. La recherche et le développement de procédés avancés nécessitent d'énormes investissements, et pour maintenir les investissements à long terme, il est nécessaire d'obtenir des commandes clients et une utilisation des capacités suffisantes. Si Intel parvient à attirer de gros clients dans le domaine de l'emballage avancé et à étendre progressivement cette coopération aux opérations de fabrication frontale, les perspectives commerciales de son unité de fonderie auront l'opportunité de s'améliorer.
Cependant, les commandes d'emballages avancés ne résolvent pas directement tous les problèmes de fabrication d'Intel. Il existe des différences significatives en termes de technologie, d'équipement, de contrôle des processus et de validation par le client entre la fabrication de plaquettes frontale et le conditionnement final. Même si Intel obtient avec succès les commandes de Foveros, il lui reste encore à prouver que ses processus avancés peuvent répondre aux exigences de performances, de rendement, de coût et de stabilité de livraison des gros clients.
Pour Nvidia, les avantages potentiels de l'adoption de la technologie Intel incluent l'augmentation des options de chaîne d'approvisionnement, l'allègement de la pression sur la capacité de production d'emballages avancés et l'exploration de solutions de conception plus adaptées à la prochaine génération d'architecture multi-puces. L'échelle de calcul des puces IA continue de croître et NVIDIA doit améliorer continuellement la puissance de calcul pouvant être intégrée dans un seul package tout en contrôlant le coût et la consommation d'énergie de la transmission de données entre les puces.
Avec plusieurs puces empilées verticalement, la dissipation thermique, l'alimentation électrique et les rendements de fabrication deviennent plus complexes. L'emballage tridimensionnel peut raccourcir certains chemins d'interconnexion, mais cela ne signifie pas que tous les indicateurs s'amélioreront automatiquement. Pour les puces IA haute puissance, comment exporter efficacement la chaleur de la structure empilée et comment garantir que chaque puce reste stable lors d'un fonctionnement à long terme restent des problèmes d'ingénierie qui doivent être résolus.
Par conséquent, le choix final de Nvidia de Foveros dépend non seulement de la capacité d'Intel à fournir une capacité de packaging suffisante, mais également de la capacité de la technologie à atteindre les normes requises en matière de performances, de rendement, de coût et de fiabilité dans les produits réels.
D'un point de vue temporel, les analystes de GF Securities prédisent que la coopération pertinente pourrait commencer à prendre effet au cours du second semestre 2028. Ce moment correspond à peu près au moment où le plan de processus 14A d'Intel entre dans la phase de production, et est également lié au cycle d'évolution des produits des futures générations de puces IA de Nvidia. Cependant, le temps de lancement du processus n’est pas exactement le même que le temps de production en série de produits clients spécifiques. Cette dernière doit encore passer par plusieurs étapes telles que la finalisation de la conception, la vérification des processus et la montée en puissance de la production.
Dans l'ensemble, cette rumeur reflète les changements qui ont lieu dans la chaîne industrielle des puces IA : les processus de fabrication avancés sont importants, mais le packaging avancé est devenu l'une des technologies clés qui déterminent les performances, les coûts et les capacités d'approvisionnement des processeurs haut de gamme. Pour Intel, obtenir des clients de premier plan comme Nvidia pourrait devenir une opportunité importante pour faire progresser son activité d'emballage avancé ; Pour Nvidia, l'augmentation du nombre de partenaires de fabrication et d'emballage disponibles aidera à faire face à la pression sur la chaîne d'approvisionnement causée par la croissance continue de la demande d'infrastructures d'IA.
Mais jusqu'à ce que Nvidia ou Intel annoncent officiellement une coopération spécifique, l'adoption de Foveros au second semestre 2028 doit toujours être considérée comme une prévision d'analyste plutôt que comme une commande commerciale finalisée. Ce qui déterminera réellement si cette coopération peut être mise en œuvre sera de savoir si Intel pourra prouver au cours des deux prochaines années que sa technologie de packaging avancée a la capacité de répondre aux besoins de production de masse de puces IA de nouvelle génération.
Commentaires